أعلنت شركة AMD عن تكثيف إنتاج الجيل التالي من معالجاتها المخصصة لخوادم إيبك (EPYC)، والتي تحمل الاسم الرمزي فينيس (Venice).

تُعد هذه الشريحة أول شريحة حوسبة عالية الأداء (HPC) في الصناعة تدخل مرحلة الإنتاج بالاعتماد على تقنية تصنيع بدقة 2 نانومتر التي طورتها شركة تايوان لصناعة أشباه الموصلات (TSMC). وسيبدأ الإنتاج أولاً في مصنع TSMC في تايوان، مع خطط مستقبلية للقيام بالمثل في منشأتها بولاية أريزونا.

تطور معمارية المعالجات

يأتي جيل معالجات فينيس (Venice) تالياً لجيلي جنوا (Genoa) (بدقة 5 نانومتر) وتورين (Turin) (بدقة 3 نانومتر) ضمن سلسلة معالجات الخوادم EPYC من AMD. وقد ترافق كل انتقال بين الأجيال مع زيادة كبيرة في عدد الأنوية، وعرض النطاق الترددي للذاكرة، والأداء مقابل كل واط.

وتُعد الخطوة نحو عقدة التصنيع N2 من TSMC بمثابة الجيل الأول الذي يشهد انتقال المسبك من بنية ترانزستورات FinFET إلى ترانزستورات الصفائح النانوية ذات البوابة المحيطة الكاملة (GAA)، وهو ما يمثل تحولاً معمارياً جوهرياً على مستوى السيليكون أكثر من كونه مجرد تصغير لتقنية التصنيع.

تتيح ترانزستورات الصفائح النانوية (GAA) تحكماً أكثر دقة في القناة مقارنةً بهياكل FinFET، وهو ما يؤدي إلى كبح أفضل لتيار التسرب وتحسين الأداء عند مستويات استهلاك الطاقة ذاتها.

المواصفات الرئيسية

وفقاً للإعلان الرسمي من AMD، دخلت شريحة Venice مرحلة تكثيف الإنتاج الآن، وهي خطوة تسبق عادةً توفير العينات الأولية للعملاء والتوافر العام في الأسواق بعدة أشهر. وتشمل المواصفات الرئيسية للمعالج ما يلي:

• عدد الأنوية: يصل إلى 256 نواة.
• عرض النطاق الترددي للذاكرة: 1.6 تيرابايت/ثانية.
• الأداء: زيادة بنسبة 1.7x مقارنةً بالجيل السابق (Turin).

تقنية تصنيع 2 نانومتر من TSMC وحالة الإنتاج

دخلت عقدة N2 من TSMC مرحلة الإنتاج التجريبي في عام 2024 وتتقدم حالياً بخطى ثابتة نحو التصنيع بكميات كبيرة. إن كون معالج Venice من AMD أحد المنتجات المبكرة عالية الإنتاج على عقدة N2 يعكس كلاً من نضج عملية التصنيع وقوة الشراكة الاستراتيجية التي تجمع بين AMD و TSMC. ومن المتوقع على نطاق واسع أن تستخدم شركة آبل (Apple) تقنية N2 ذاتها في معالجات التطبيقات القادمة لسلسلة هواتف iPhone 18.